(1) Japanese Patent Application Laid-Open No. JP63-318632(1988)
"High-Speed Square-Root Extraction Operation Unit"

The following is an extract relevant to the present application.

5

1

A high-speed square-root extraction operation device including an adder performing a binary addition of plural stages, a multiplexer of plural stages selecting an input signal of said adder, and a means for controlling said multiplexer based on a result of addition at the previous stage.

## ⑩日本国特許庁(JP)

の特許出題公開

# 四公開特許公報(A)

昭63-318632

@Int Cl.4

識別記号

庁内整理番号

@公開 昭和63年(1988)12月27日

7/552 G 06 F

B-7056-5B

審査請求 未請求 発明の数 1 (全5頁)

高速開平演算装置 **公発明の名称** 

> 顧 昭62-155828 ②特

昭62(1987) 6月23日 **22**H

明者 蔵 伊発 Ħ Ш 者 明 加発

木 暗 保 大阪府門真市大字門真1006番地 松下電器產業株式会社內 大阪府門真市大字門真1006番地 松下電器產業株式会社內

大阪府門真市大字門真1006番地 松下電器産業株式会社内

明 者 砂発

大阪府門真市大字門真1006番地

松下電器產業株式会社 の出願 人 弁理士 中尾 敏男 ②代 理 人

外1名

1、発明の名称

高速開平演算装置

2、特許請求の範囲

複数段の2進数加算を行なり加算器を有する開 平演算装量であって、前記加算器の入力信号を選 択する複数段のマルチプレクサを具備し、前段の 加算結果により前記マルチプレクサを制御する手 段を有することを特徴とする高速院平衡算数量。

3、発明の詳細な説明

産業上の利用分野

本発明はティジタル信号処理プロセッサにおい て、平方根の演算を行なり開平演算接置に関する。 従来の技術

第3図に一般的な非回復型の平方根の導出アル ゴリズムを示す。 (コンピュータの高速演算方式; HWADS L 細部ひさし訳 近代科学社 1980.

以下、第3図に基づき、とのアルゴリズムを説 明する。

2つの正の2進数4.Qを次のように表す。

Q = VI = 0, 4, 42 ..... 4n

A = Q2 = O. 122 .... 121-1

まず、Do = 0.01とおき a, a, から波ずる。 褒 **り R, が正の時 9, - 1 と聞き、次の対 8,5 8.4 を R1** 化追加し、それからD, = O.Q, O1 を滅ずる。R, が負ならば q1 = Oと置き、 &5&4を R1 化追加し、 D1 = O. Q1 11 をそれに加える。この結果をB2 と 置き、次の処理のための判断の対象となる。 同様 化処理が進められるが、一般にと香目のステップ では、ト番目の平方根ピットQkが決められたのち、 次の操作を行なりととになる。

Bg-- Bg · 4.2k+1.4.2k+2.- 4.4.2...... 4kの 4k=1のとき Bk+- Rk・52k+152k+2+ 4142…… 4k11 4k=0のとき ここで追加操作 <sup>▼・™</sup> は 1 つ前の残余を 2 ピット 式へ シフトし、右雄へ新しい対を植充す るととに よって表現される。

とのアルゴリズムを実現するためには、QkがO か1かに応じて彼算か加算かを選択するととが可 能な制御可能加算被算(Controlled Add —

Substract: CAS) セルを用いる。CASセルは、フルアダーとXOBグートから構成されている。Bビット2递数の平方根を4ビット2進数として計算するセル構成において、CASセルを20個必要とする。フルアダーを8個のゲートで構成すると、その他のインパータ3個と合わせて123個のゲートが必要となる。

**苑明が解決しようとする問題点** 

しかしながら上記のような構成では、前段の計算が終了するまで次欧の計算は始まらないため、 計算時間が遅く、また、CASモルの構成による ため、多くの素子数が必要となっていた。

本発明社かかる点に鑑み、少ない衆子数で、高速に平方根演算を行なり開平演算装置を提供する ことを目的とする。

問題点を解決するための手段

本発明は、複数度の2進数加算器とその入力信 号を前段の加算結果により選択するマルチブレク サを偏えた関平演算装置である。

作用

1) 残余 職が負のとき

 $Q_k=0$ と置き、 $R_{k-1}$  化被開平数の次の2 ビット分の  $B_2k+1$   $B_2k+2$  を追加し、これを  $R_k$  化量く。(ステップ5)

- 3)  $D_{\mathbf{k}} = \mathbf{Q}_1 \, \mathbf{Q}_2 \, \cdots \cdots \, \mathbf{Q}_{\mathbf{k}} \, \mathbf{O}_1 \, \mathbf{E}$  を計算し、 $\mathbf{R}_{\mathbf{k}+1}$  に使く。そして $\mathbf{k}$  に 1 を加える。 (ステップ 3 、ステップ 7 )
- 4) 繰返し回数 k を調べる。(ステップ8)
  - i) とがnを超えなければ2)へ戻り、実行を進める。
  - 1) よがロを越えれば、平方根Qを

Q - Q1 Q2 ..... Qn

とし、処理を終える。(ステップ9)とのと き残余は、 $\mathbf{R}_{n-1}$  である。ここで $\mathbf{R}_{n-1}$  である。ここで $\mathbf{R}_{n-1}$  である。

以上で述べたアルゴリメムを実際のハードで構成するための前段階として実行手順を第4図の軍 算例に従って説明する。第4図では2進8桁の 1000000について開平演算を行ない、4 桁の平方根と5桁の残余を求めている。まず

本発明は前記した構成により、それぞれの段の 加算を途中まで実行してかくことが可能となり、 また、各段の演算は、加算(減算を2の補数の加 算で実現している)のみでよく、演算を加算か減 類かを制御する必要がないため、案子数の削減が 可能となる。

#### 突施例

以下本発明の一実施例を図面に基づいて説明する。まず、本発明の開平演算装置の基礎となる開 平演算方式のアルゴリズムを第2図に示す。以下 第2図に従って本演算方式のアルゴリズムを述べ る。

- 1) 初期設定としてE=1 ,  $R_0=a_1a_2$  ,  $R_0=01$  と置く。  $R_0-R_0=a_1a_2-O1$  を計算し、  $R_1$  とする。 (ステップ1 , ステップ2 )
- 2) 残余 Rkの値を謂べる。(ステップ3)
  - i) 残余  $R_K$ がOまたは正のとき  $q_{K}=1$  と置き、 $R_K$  に被閉平数の次の2 ビット分の  $a_{2K+1}a_{2K+2}$ を追加し、とれを  $R_K$ に置く。(ステップ4)

14,12に11を加える。 これは01を被ずること の代わりに2の補数を利用している。この加算の 結果キャリーがあれば、Q1 = 1、なければ Q0=0 とする。今、キャリーがあり Q1 = 1 とする。次に、 加算の結果の1 に 2,54 = 00を追加した0100 KOQ1010補数1 Q111=1011を加える。 この和は1111 てキャリーはない。このとき Q2 - ロとする。さらに次のステップでは、Q2=0 であるため一段前の加算結果100を対象とし、 1516 = 00を追加した10000 に煎と同様に 10111を加えた結果00111とキャリーを 得、 qs = 1 とする。最後のステップではの111 に By Bg = 00を追加した011.700に101071 を加えた結果000111とキャリーを得、残余 ○○111及び平方根1011を得ることになり 演算を終える。即ち1000000(2)=128(10) の平方根は1011(2)=11(10)であり残余は 1 1 1 (2) = 7(18)となる。

次にとれまで述べてきた開平演算の実行手順を 実現するための本発明の高速開平演算装置の一実 施例について以下で説明する。 第1 図が2 進 8 桁 の被開平数 1,22 1,24 2,52 4,252 4,27 2 8 を 2 進 4 桁の平 方根 q1q2 q5 q4 化計算する例を示すものである。 第1 図にかいて、101~110はフルアダー、201~214はマルナブレクサ、301~310はインバータ、401~403は0 R ゲートであり、1,~2 は8 桁の被開平数入力、 q1~q4 は 4 桁の平方根出力、 1,~15 は 5 桁の残 余 出力である。

実行手順に従い、加算はフルアターで行ない、 その結果、最上位の桁上げの値により加算結果と 前段の結果のどちらかを用いるかの選択はマルチ プレクサを用いている。

このハート概成において a1 a2 + 1 1 = k1 k2 k3 の計算で k1 k2 は a1 + a2 + 1 に一致することを利用してフルアダー 1 0 1 の入力に " 1 " と a1と b2 を入力して結果を得る。 また k3 は a2 であるのでインパーチ3 0 1 で a2を反転している。 k1は出力 q1 として用いられ、 k2 k3 か a1 a2 かの選択はマルチブレクサ2 0 1 及び 2 0 2 を用いて制御信号

次数では $\mathbf{a}_1$ により $\mathbf{a}_2$  $\mathbf{a}_3$  $\mathbf{a}_4$  と $\mathbf{a}_3$  $\mathbf{a}_4$  $\mathbf{a}_5$ のどちらか が選択され計算の対象となり、以下同様に第 4 図 に示す計算を行をうことにより、平方根  $\mathbf{q}_1 \sim \mathbf{q}_4$  及び残余 $\mathbf{r}_1 \sim \mathbf{r}_3$  を求めることができる。

また、第1図ではフルアダー1 0個及びマルチプレクサ14個、0 8 グート 8 個、インパータ1 0個で開平装置を構成している。フルアダーを6個のゲート及びマルチプレクサを4個のゲートで構成すると総ゲート数は129個となる。CABを使用した場合の143個に比べ14個のゲート数が削減される。さらに必ず1を入力するフルアダーをの節約及び残余を必要としない場合、及下度のマルチプレクサの節約が可能である。演算度はフルアダーの過剰回数を考慮すると本演算方式では最長ルートで1回であり、CASを使用する方法がシリアル的に20回であり、CASを使用する方法がシリアル的に20回であり、2倍以上の速度改善がなされる。2 n 桁の2進数から

k1 だより行なわれる。 k1 が "1" のとき k2 k5 が選ばれ、 k1が "0" のとき a1 a2 が選ばれる182 として次象で用いられる。次像では、 \$1 \$2 a5 a4 + 1 q1 11 = a1 a2 a5 a4 a5 の計算が行なわれる。 a5 a4 + 1 1 の計算は初段と同様に行なわれ、その 桁上げ c1 と 82 と q1 との加算がフルアダー 1 0 2 で行なわれる。 この加算が必要となるが、 1 つの 入力が "1" であるのでの加算が必要となるが、 1 つの 入力が "1" であるのでの加算が必要となるが、 1 つの 入力が "1" であるのでの での ない であるが、 a1 ( = q2 ) が "1" のとき のみ次段で選択され用いられるべきであるが、 a1 ( = q2 ) が "1" のとき は必ず "0" と なる とと が以下で示すよりにわかるので 必要でない。

2n 桁の2 進数の平方根は n 桁で表され、その 残余が最も大きくなるのは、2n 桁の2 進数の最 大位 $2^{2n}-1$  の平方根  $2^n-1$ が算出される場合で あり、その残余は、 $2^{2n}-1-(2^n-1)^2$  =  $2^{n+1}-2$  となり、 $2^{n+1}$  を超えない。従って

n 桁の 2 進数 2 して開平演算をする場合、ゲート数 1 、 1 の 1

### 発明の効果

以上述べたように、本発明によれば、開平演算を並列演算方式で実現する場合、素子数の削減と 演算速度は2倍以上にすることができ、この実用 的効果は大きい。

## 4、図面の簡単な説明


第1図は本発明の開平演算方式の一実施例のプロック図、第2図は本発明の非回復型の平方根の 等出アルゴリズムのフローチャート図、第3図は 従来の一般的な非回復型の平方根の適出アルゴリ ズムのフローチャート図、第4図は本発明におけ る開平演算方式の実行手順の鉱算形式による説明 図である。 ……マルチプレクサ。


代理人の氏名 弁理士 中 尾 敏 男 ほか1名

101-110 -- フルアダー(F.A.) 201-214 -- マルナプレクサ(MPX)

क्ष । 🖾

斯 3 図





示 4 図

